<>

 Ron@Maltiel-consulting.com -  Semiconductor & Patent Expert Consulting                     

IP Litigation expert consultant and patent expert witness for process, device, and circuit of  Dynamic

 Ram (DRAM), Flash  (NAND, NOR, EEPROM), and Static Ram (SRAM) Memories,

 and Microprocessor, Logic, and Analog Devices

_______________________________________________________________________________________________________________________

High Voltage Parameter Definitions - Infineon

 

Erläuterung der Datenblattwerte Explanation of Data Sheet Parameters Revision History: 2002-04 V1.0

Page

Subjects (major changes since last revision)

Document’s layout has been changed: 2002-Sep.

For questions on technology, delivery and prices please contact the Infineon Technologies Offices in Germany or the Infineon Technologies Companies and Representatives worldwide: see our webpage at http://www.infineon.com.

CoolMOSTM, EmConTM, CoolSETTM are a trademarks of Infineon Technologies AG.

Edition 2002-04

Published by Infineon Technologies AG, St.-Martin-Strasse 53, 81669 München, Germany

© Infineon Technologies AG 2002. All Rights Reserved.

Attention please!

The information herein is given to describe certain components and shall not be considered as warranted characteristics.

Terms of delivery and rights to technical change reserved. We hereby disclaim any and all warranties, including but not limited to warranties of non-infringement, regarding circuits, descriptions and charts stated herein.

Infineon Technologies is an approved CECC manufacturer.

Information

For further information on technology, delivery terms and conditions and prices please contact your nearest Infineon Technologies Office in Germany or our Infineon Technologies Representatives worldwide.

Warnings

Due to technical requirements components may contain dangerous substances. For information on the types in

question please contact your nearest Infineon Technologies Office. Infineon Technologies Components may only be used in life-support devices or systems with the express written approval of Infineon Technologies, if a failure of such components can reasonably be expected to cause the failure of that life-support device or system, or to affect the safety or effectiveness of that device or system. Life-support devices or systems are intended to be implanted in the human body, or to support and/or maintain and sustain and/or protect human life. If they fail, it is reasonable to assume that the health of the user or other persons may be endangered.

1 Symbole, Begriffe, Normen . . . 7 1 Symbols, Terms, Standards . . . 7

    1. Anordnung des Indizes . . . . . . . 13 1.1 Arrangement of Subscripts . . . . 13

       

    2. 2 Grenzwerte . . . . . . . . . . . . . . . 15 2 Maximum Ratings . . . . . . . . . . 15
  1. Kollektor-Emitter-Spannung VCE 15 2.1 Collector-Emitter Voltage V CE . . 15

     

2.2 Kollektor-Gate-Spannung V CGR 15 2.2 Collector-Gate Voltage VCGR. . . 15

2.3 Drain-Source-Spannung V DS . . 15 2.3 Drain-Source Voltage V DS . . . . 15

2.4 Kollektor-Gleichstrom IC . . . . . 15 2.4 DC Collector Current IC . . . . . . 15

2.5 Drain-Gleichstrom ID . . . . . . . . 16 2.5 DC Drain Current ID . . . . . . . . . 16

2.6 Kollektor-Strom, gepulst I Cpuls . . 16 2.6 Collector Current, pulsed I Cpuls . 16

2.7 Drain-Strom, gepulst I Dpuls . . . . 16 2.7 Drain Current, pulsed I Dpuls . . . 16

2.8 Gate-Emitter-Spannung VGE . . 16 2.8 Gate-Emitter Voltage V GE. . . . . 16

2.9 Gate-Source-Spannung VGS . . 16 2.9 Gate-Source Voltage V GS. . . . . 16

2.10 Inverse-Dioden 2.10 Reverse Diode Spannungsanstieg dv /dt . . . . . . 17 Voltage Rise dv /dt . . . . . . . . . . 17

2.11 Maximale Verlustleistung Ptot . . 17 2.11 Maximum Power Dissipation Ptot . 17

2.12 Betriebstemperaturbereich T J . . 17 2.12 Operating Temperature Range TJ 17

2.13 Lagertemperaturbereich T stg . . . 17 2.13 Storage Temperature Range T stg . 17

2.14 Avalanche-Energie, 2.14 Avalanche Energy, Einzelpuls EAS . . . . . . . . . . . . . 17 Single Pulse EAS . . . . . . . . . . . . 17

2.15 Avalanche-Energie im 2.15 Avalanche Energy in Dauerbetrieb E AR . . . . . . . . . . . 17 Continuous Operation E AR . . . . 17

2.16 Avalanche Drainstrom im 2.16 Avalanche Drain Current in Dauerbetrieb I AR . . . . . . . . . . . 18 Continuous Operation I AR . . . . 18

2.17 Feuchteklasse . . . . . . . . . . . . . 18 2.17 Humidity Class . . . . . . . . . . . . . 18

    1. Prüfklasse . . . . . . . . . . . . . . . . . 18 2.18 Test Class . . . . . . . . . . . . . . . . . 18

    2. 3 Kennwerte . . . . . . . . . . . . . . . . 19 3 Characteristics . . . . . . . . . . . . 19
  1. Kollektor-Emitter- 3.1 Collector-Emitter Durchbruchspannung V(BR)CES . 19 Breakdown Voltage V(BR)CES . . . 19

     

3.2 Drain-Source- 3.2 Drain-Source Durchbruchspannung V(BR)DSS . 19 Breakdown Voltage V(BR)DSS . . . 19

3.3 Gate-Schwellenspannung 3.3 Gate Threshold Voltage . . . . . . 19 (Einsatzspannung) . . . . . . . . . . 19

3.4 Kollektor-Reststrom I CES . . . . . 19 3.4 Collector Cutoff Current ICES . . 19

3.5 Drain-Reststrom I DSS . . . . . . . . 20 3.5 Drain Cutoff Current I DSS . . . . . 20

3.6 Gate-Emitter-Leckstrom IGES . . 21 3.6 Gate-Emitter Leakage Current IGES . 21

3.7 Gate-Source-Leckstrom IGSS . . 21 3.7 Gate-Source Leakage Current IGSS . 21

3.8 Drain-Source- 3.8 Drain-Source Einschaltwiderstand RDS(on) . . . 21 On Resistance R DS(on) . . . . . . . 21

3.9 Übertragungssteilheit gfs . . . . . 21

3.10 Eingangskapazität Ciss. . . . . . . 21

3.11 Ausgangskapazität C. . . . . . 22

oss

3.12 Rückwirkkapazität C . . . . . . . 22

rss

3.13 Einschaltzeit ton = td(on) + tr . . . . 22

3.14 Ausschaltzeit toff = td(off) + tf . . . 22

3.15 Inversdioden Gleichstrom IS . . 24

3.16 Inversdioden Gleichstrom, gepulst I SM . . . . . . . . . . . . . . . . 24

3.17 Durchlassspannung VSD . . . . . 24

3.18 Gate Ladung Q G . . . . . . . . . . . 24

3.19 Gate-Source Ladung QGS . . . . 24

3.20 Gate-Drain Ladung QGD. . . . . . 24

3.21 Sperrverzögerungszeit t und

rr

Sperrverzögerungsladung Q. . 25

rr

3.22 Thermische Kapazität Cth1. . . . 25

3.23 Thermische Widerstand Rth1 . . 25

3.24 Wärmewiderstand Chip-Gehäuse R thJC oder Chip-Umgebung RthJA . . . . . . . . 25

3.25 Interner Gate Widerstand RG. . 25

3.26 Maximale Steilheit der Rückstromspitze di /dt . . . 25

rr

3.27 Effektive Ausgangkapazität, Energiebezogen C o(er) . . . . . . . 26

3.28 Effektive Ausgangkapazität, Zeitbezogen Co(tr). . . . . . . . . . . 26

3.29 Miller Plateau Spannung am Gate Vplateau . . . . . . . . . . . . . . . 27

3.30 Drain-Source-Avalanche Durchbruchspannung V(BR)DS . 27

    1. Maximale Löttemperatur Tsold. . . . . . . . . . 27

       

    2. 4 Diagramme . . . . . . . . . . . . . . . 28
  1. Verlustleistung P tot = f (T) . . . . 28

     

4.2 Typische Ausgangscharakteristik . . 28

4.3 Zulässiger Betriebsbereich . . . . 28

4.4 Typische Übertragungscharakteristik 29

3.9 Transconductance gfs. . . . . . . . 21

3.10 Input Capacitance Ciss . . . . . . . 21

3.11 Output Capacitance C . . . . . 22

oss

3.12 Reverse Transfer Capacitance C . 22

rss

3.13 Turn-On Time t = td(on) + tr . . . 22

on

3.14 Turn-Off Time t off = td(off) + tf . . . 22

3.15 Inverse Diode Continuous Forward Current I S . . . . . . . . . . 24

3.16 Inverse Diode Direct Current, Pulsed I SM . . . . . . . . . . . . . . . . 24

3.17 Forward Voltage VSD . . . . . . . . 24

3.18 Gate Charge QG. . . . . . . . . . . . 24

3.19 Gate-Source Charge QGS. . . . . 24

3.20 Gate-Drain Charge QGD . . . . . . 24

3.21 Reverse Recovery Time t

rr

and Recovered Charge Q . . . . 25

rr

3.22 Thermal Capacitance Cth1 . . . . 25

3.23 Thermal Resistance Rth1 . . . . . 25

3.24 Chip to Case Thermal Resistance R thJC or Chip to Ambient Air RthJA . . . . . . 25

3.25 Internal Gate Resistance RG . . 25

3.26 Peak Rate of fall of Reverse Recovery Current di /dt . . . . . . 25

rr

3.27 Effective Output Capacitance Energy Related C o(er) . . . . . . . . 26

3.28 Effective Output Capacitance Time Related Co(tr) . . . . . . . . . . 26

3.29 Gate Plateau (Miller) Voltage Vplateau. . . . . . . . . . . . . . 27

3.30 Drain-Source Avalanche Breakdown Voltage V(BR)DS . . . 27

    1. Maximum Soldering Temperature Tsold. . . 27

       

    2. 4 Diagrams . . . . . . . . . . . . . . . . . 28

  1. Power Dissipation Ptot = f (T) . . 28

4.2 Typical Output Characteristic . . 28

4.3 Safe Operating Area . . . . . . . . . 28

4.4 Typical Transfer Characteristic . 29

4.5 Typischer Drain-Source Widerstand R DS(on) = f (ID) . . . . 29

4.6 Drain-Source Widerstand R DS(on) = f (TJ) . . . . 30

4.6.1 N-Kanal Transistoren . . . . . . . . 30

4.7 Drain-Source-Durchbruchspannung V(BR)DSS = f (TJ) . . . . . . . . . . . . . 31

4.8 Gate-Schwellenspannung VGS(th) = f (TJ) . . . . . . . . . . . . . . 31

4.9 Typische Kapazitäten . . . . . . . . 32

4.10 Typische und maximale Durchlasskennlinie der Inverse-Diode . . . . . . . . . . . 32

4.11 Kollektorstrom I C = f (T) . . . . . . 33

4.12 Drainstrom I D = f (T) . . . . . . . . 33

4.13 Avalanche Energie EAS = f (TJ) 33

4.14 Transienter Wärmewiderstand ZthJC = f (tp) . . . . . . . . . . . . . . . . 33

4.15 Typische Gate Ladung VGS = t (QG) . . . . . . . . . . . . . . . 34

4.16 Typische Schaltzeiten t = f (ID), f (RG) . . . . . . . . . . . . . 36

4.17 Typische Schaltverluste E = f (ID), f (RG) . . . . . . . . . . . . . 36

4.18 Typische Drain Stromsteilheit d i/dt = f (RG) . . . . . . . . . . . . . . . 37

4.19 Typische Drain-Source Spannungssteilheit d v/dt = f (RG) . . 37

4.20 Avalanche SOA IAR = f (tAR) . . 37

4.21 Periodische Avalanche Leistung P AR = f (f) . . . . . . . . . . 37

4.22 Typische in Coss gespeicherte Energie EOSS = f (VDS) . . . . . . . 37

4.5 Typical Drain-Source On State Resistance RDS(on) = f (ID) . . . . . 29

4.6 Drain-Source On State Resistance RDS(on) = f (TJ) . . . . 30

4.6.1 N-Channel Transistors . . . . . . . 30

4.7 Drain-Source Breakdown Voltage V(BR)DSS = f (TJ) . . . . . . . . . . . . . 31

4.8 Gate Threshold Voltage VGS(th) = f (TJ) . . . . . . . . . . . . . . . 31

4.9 Typical Capacitances . . . . . . . . 32

4.10 Typical and Maximum Forward Characteristic of Inverse Diode . . . . . . . . . . . . . . 32

4.11 Collector Current IC = f (T) . . . . 33

4.12 Drain Current I D = f (T) . . . . . . . 33

4.13 Avalanche Energy EAS = f (TJ) . 33

4.14 Transient Thermal Impedance ZthJC = f (tp) . . . . . . . . . . . . . . . . 33

4.15 Typical Gate Charge VGS = t (QG) . . . . . . . . . . . . . . . . 34

4.16 Typical Switching Time t = f (ID), f (RG) . . . . . . . . . . . . . . 36

4.17 Typical Switching Losses E = f (ID), f (RG) . . . . . . . . . . . . . 36

4.18 Typical Drain Current Slope d i/dt = f (RG) . . . . . . . . . . . . . . . 37

4.19 Typical Drain-Source Voltage Slope d v/dt = f (RG) . . . 37

4.20 Avalanche SOA IAR = f (tAR) . . . 37

4.21 Avalanche Power Losses PAR = f (f) . . . . . . . . . . . . . . . . . . 37

4.22 Typical Coss Stored Energy EOSS = f (VDS) . . . . . . . . . . . . . . 37

5 Messschaltungen 5 Test Circuits (conforming with (entsprechend DIN IEC 747 T8) . . 38 DIN IEC 747 T8) . . . . . . . . . . . . . 38

5.1 Drain Strom ID, IDSS . . . . . . . . . 38 5.1 Drain Current ID, IDSS . . . . . . . . 38

5.2 Drain-Source- 5.2 Drain-Source Einschaltwiderstand RDS(on) . . . 39 ON Resistance R DS(on) . . . . . . . 39

5.3 Gate-Schwellenspannung 5.3 Gate-Source Threshold VGS(th) . . . . . . . . . . . . . . . . . . . . 39 Voltage V GS(th) . . . . . . . . . . . . . 39

5.4 Gate-Source-Leckstrom I GSS . . 40 5.4 Gate-Source Current IGSS . . . . 40

5.5 Transistor Schaltzeit . . . . . . . . . 41 5.5 Transistor Switching Time . . . . . 41

5.6 Eingangskapazität C iss . . . . . . . 42 5.6 Input Capacitance C iss . . . . . . . 42

5.7 Ausgangskapazität C. . . . . . 43 5.7 Output Capacitance C . . . . . 43

oss oss

5.8 Rückwirkungskapazität C . . . 44 5.8 Reverse Transfer Capacitance C . 44

rss rss

5.9 Gate-Ladung Q G . . . . . . . . . . . 45 5.9 Gate Charge QG. . . . . . . . . . . . 45

Symbols, Terms, Standards
1 Symbole, Begriffe, Normen 1 Symbols, Terms, Standards
Symbole und Begriffe der verwendeten Symbols and Terms of Magnitudes Used
Größen
Symbole Symbols Begriffe Terms
A Anode Anode
C Kapazität; Kollektor Capacitance, collector
Co(er) Effektive Ausgangskapazität, energiebezogen Effective output capacitance, energy related
Co(tr) Effektive Ausgangskapazität, zeitbezogen Effective output capacitance, time related
Ciss Eingangskapazität Input capacitance
Coss Ausgangskapazität Output capacitance
Crss Rückwirkungskapazität Reverse transfer capacitance
Cth Thermische Kapazität Thermal capacitance
CDS Drain-Source Kapazität Drain-Source capacitance
CGD Gate-Drain Kapazität Gate-Drain capacitance
CGS Gate-Source Kapazität Gate-Source capacitance
CMi Millerkapazität Miller capacitance
Cσ Streukapazität Stray capacity
D Tastverhältnis/Tastgrad D = tp/T Pulse duty factor/duty cycle D = tp/T
diF /dt Dioden-Stromsteilheit Rate of diode current rise
di/dt Stromsteilheit allgemein Rate current rise general
dirr /dt Max. Stromänderung der Rückstromspitze Peak rate fall of reverse recovery current
dv/dt Dioden Spannungssteilheit Rate of diode voltage rise
E Energie Energy
EA Avalanche Energie Avalanche energy
EAR Avalanche Energie, periodisch Avalanche energy, repetitive
EAS Avalanche Energie, Einzelpuls Avalanche energy, single pulse
Eoff Abschaltverlust-Energie Turn-off loss energy
Eon Einschaltverlust-Energie Turn-on loss energy
f Frequenz Frequency
G Gate Gate
Symbole Symbols Begriffe Terms
gfs Übertragungssteilheit Transconductance
I Strom Current
i Strom Augenblickswert Current, instantaneous value
IAR Avalanche Strom, periodisch Avalanche current, repetitive
ID Drain Gleichstrom DC drain current
IDpuls Drain Gleichstrom, gepulst DC drain current, pulsed
IDSS Drain Reststrom Drain cutoff current
IDSV Drain Reststrom mit anliegender Gate Spannung Drain cutoff current with gate voltage applied
IC Kollektor-Gleichstrom DC collector current
ICES Kollektor-Reststrom Collector cutoff current
ICpuls Kollektor-Gleichstrom, gepulst DC collector current, pulsed
IF Dioden Durchlassstrom (allgemein) Diode forward current (general)
IFSM Dioden-Stoßstromscheitelwert (50 Hz Sinus) Diode current surge crest value (50 Hz sinusoidal)
IGSS Gate-Source Leckstrom Gate-Source leakage current
IR Dioden Sperrstrom Diode reverse current
IS Inversedioden Sperrstrom Diode reverse current
ISM Inversedioden-Gleichstrom, gepulst Inverse diode direct current, pulsed
IGES Gate-Emitter-Leckstrom Gate-emitter leakage current
IL Strom durch Induktivität Current through inductance
IRRM Diodenrückstromspitze Maximum reverse recovery current
K Kathode Cathode
L Induktivität Inductance
LL Last-Induktivität Load inductance
Lp Parasitäre Induktivität (z.B. Leitungen) Parasitic inductance (e.g. lines)
Lσ Streuinduktivität Leakage inductance
PAV Avalanche Verlustleistung Avalanche power losses
Psw Schaltverlustleistung Switching power losses
Ptot Gesamtverlustleistung Power dissipation
QG Gate-Ladung Gate charge
QGS Ladung der Gate-Source Kapazität Charge of Gate-Source capacitance
Symbole Symbols Begriffe Terms
QGD Ladung der Gate-Drain Kapazität Charge of Gate-Drain capacitance
QGtot Gesamt-Gateladung Total Gate charge
Qrr Sperrverzögerungsladung Reverse recovered charge
RDS(on) Drain-Source Widerstand Drain-Source on state resistance
RG Gate-Vorwiderstand Gate resistance
RGE Gate-Emitter-Widerstand Gate-emitter resistance
RGon Gate-Einschalt-Widerstand Gate-turn on resistance
RGoff Gate-Ausschalt-Widerstand Gate-turn off resistance
RGS Gate-Source Widerstand Gate-Source resistance
Ri Innenwiderstand (Pulsgenerator) Internal resistance (pulse generator)
RL Lastwiderstand Load resistance
RthCH Wärmewiderstand, Gehäuse-Kühlkörper Thermal resistance, case to heat sink
RthHA Wärmewiderstand, Kühlkörper-Umgebung Thermal resistance, heat sink to ambient
RthJA RthJC Wärmewiderstand, Chip-Umgebung Wärmewiderstand, Chip-Gehäuse Thermal resistance, chip to ambient Thermal resistance, chip to case
RthJS Wärmewiderstand, Chip-Lötpunkt Thermal resistance, junction to soldering point
S Source Source
T Periodendauer; Temperatur Cycle time; temperature
TA Umgebungstemperatur Ambient temperature
TC Gehäusetemperatur Case temperature
t Zeit allgemein Time, general
t1 Zeitpunkt Instant time
td(off) Ausschaltverzögerungszeit Turn-off delay time
td(on) Einschaltverzögerungszeit Turn-on delay time
tf, tF Fallzeit Fall time
TJ Chip- bzw. Betriebstemperatur Chip or operating temperature
tp Pulsdauer bzw. Einschaltdauer Pulse duration time
TJ(max) Maximal zulässige Chip- bzw. Betriebstemperatur Maximum permissible chip or operating temperature
toff Ausschaltzeit Turn-off time
Symbole Symbols Begriffe Terms
ton Einschaltzeit Turn-on time
tr Anstiegszeit Rise time
trr Sperrverzögerungszeit Reverse recovery time
Tstg Lagertemperatur Storage temperature
Tsold Löttemperatur Soldering temperature
V Spannung Augenblickswert Voltage, instantaneous value
VIN Ansteuerspannung Drive voltage
V(BR)CES Kollektor-Emitter-Durchbruchspannung Collector-emitter breakdown voltage
V(BR)DS Drain-Source-Avalanche Durchbruchspannung Drain-Source-Avalanche breakdown voltage
V(BR)DSS Drain-Source Durchbruchspannung Drain-Source breakdown voltage
VCC Versorgungsspannung Supply voltage
VCE Kollektor-Emitter-Spannung Collector-emitter voltage
VCEsat Kollektor-Emitter-Sättigungsspannung Collector-emitter saturation voltage
VCGR Kollektor-Gate-Spannung Collector-gate voltage
VDD Versorgungsspannung Supply voltage
VDGR Drain-Gate Spannung Drain-Gate voltage
VDS Drain-Source Spannung Drain-Source voltage
VF Dioden-Durchlassspannung Diode forward voltage
VGE Gate-Emitter-Spannung Gate-emitter voltage
VGE(th) Gate-Schwellenspannung (IGBT) Gate threshold voltage (IGBT)
VGS Gate-Source Spannung Gate-Source voltage
VGS(th) Gate Schwellenspannung Gate threshold voltage
VSD Inversedioden Durchlassspannung Inverse diode forward voltage
Vplateau Gate Plateau Spannung Gate plateau voltage
ZthJA Transienter Wärmewiderstand, Chip-Umgebung Transient thermal resistance, chip to ambient
ZthJS Transienter Wärmewiderstand, Chip-Lötpunkt Transient thermal resistance, chip to solder point
ZthJC Transienter Wärmewiderstand, Chip-Gehäuse Transient thermal resistance, chip to case
Explanation 10 V1.0, 2002-04
Symbols, Terms, Standards

Normen Standards

Folgende Normen wurden in diesem Da-The following standards were used for this tenbuch verwendet. Spezielle Einzelheiten Data Book. Specific details can be taken können nachfolgenden Unterlagen ent-from the documents listed below: nommen werden:

Normen Standards Begriffe und Definitionen Terms and Definitions
DIN 40 900 T5 DIN 41 781 DIN 41 785 T3 DIN 41 854 DIN 41 858 IEC 148 B Halbleiter, Schaltzeichen Diodenbegriffe Leistungshalbleiter, Kurzzeichen Bipolare Transistoren, Begriffe Feldeffekttransistoren, Begriffe Halbleiterbauelemente, Symbole allgemein Semiconductors, Graphical Symbols Diode Terms and Definitions Power Semiconductors, Letter Symbols Bipolar Transistors, Terms and Definitions Field Effect Transistors, Terms and Definitions Semiconductor Devices, Symbols, General
Angaben in Datenblättern Details in Data Sheets Messverfahren Test Procedures
DIN 41 791 T1 Allgemeines zu Datenblättern General Remarks on Data Sheet Details
T5 Datenblattangaben, Leistungstransistoren Data Sheet Details, Power Transistors
T6 Datenblattangaben, Schalttransistoren Data Sheet Details, Switching Transistors
DIN 41 792 T1 Messverfahren, Transistoren Test Procedures, Transistors
T2 Messverfahren, Dioden Test Procedures, Diodes
T3 Messverfahren, Wärmewiderstand Test Procedures, Thermal Resistance
DIN IEC 747 T1 Allgemeines zu Grenz- und Kenndaten, Messverfahren General Remarks on Maximum Ratings and Characteristics, Test Procedures
T2 Dioden Diodes
IEC 747 T7 DIN IEC 747 T8 Bipolare Schalttransistoren Feldeffekttransistoren Bipolar Switching Transistors Field Effect Transistors
Zuverlässigkeit Reliability Begriffe Terms
DIN 41 794 T3 T8 Transistoren Dioden Transistors Diodes
DIN IEC 68 .. Tests Tests
MIL-STD 883C Testmethoden, z.B. Methode 3015.6 für ESD 1) Test Methods, e.g. Method 3015.6 for ESD 1)
MIL-STD 19500 Ausfallkriterien Failure Criteria
SN 73 257 ESD ESD
A66762-A4013-A58 Verfahrensanweisung für ESD QA Process Instructions for ESD

1) ESD

Electrostatic Discharge / Elektrostatische Entladung

1.1 Anordnung des Indizes

Spannungen

Es werden zwei Indizes verwendet, die die Punkte bezeichnen, zwischen denen die Spannung gemessen wird. Positiven Zahlenwerten der Spannungen entsprechen positive Potentiale des mit dem ersten Index bezeichneten Punkt (Bezugspunkt),

z.B. VGE und VGS.

Ströme

Mindestens ein Index wird verwendet. Positiven Zahlenwerten des Stroms entsprechen positive Ströme, die an dem mit dem ersten Index bezeichneten Anschluss in das Bauelement eintreten, z.B. IGE und

IGS. Ein zusätzlicher 3. Index gibt den Beschaltungszustand zwischen dem 2. Index und dem nicht bezeichneten 3. Anschluss an.

1.1 Arrangement of Subscripts

Voltages

Two subscripts are used to designate the points between which the voltage is measured. Positive numerical values of the voltages equate to positive potentials of the point specified by the first subscript (reference point), e.g. VGE and VGS.

Currents

At least one subscript is used. Positive numerical values of the current equate to positive currents entering the component at the connection specified by the first subscript, e.g. IGE and IGS.

An additional, third subscript indicates the circuit status between the second subscript and the unspecified third connection.

Beispiele

V(BR)CES = Durchbruchspannung zwischen Kollektor- und Emitter-Anschluss mit kurzgeschlossenem GateEmitter-Anschluss.

V(BR)DSS = Durchbruchspannung zwischen Drain- und Source-Anschluss mit kurzgeschlossenem Gate-Source-Anschluss.

ICEV = Strom in Kollektor-Emitter-Richtung mit Spannungsbeschaltung zwischen GateEmitter-Anschluss.

IDSV = Strom in Drain-Source-Richtung mit Spannungsbeschaltung zwischen Gate-Source-Anschluss.

3. Buchstabe S = kurzgeschlossen R = Widerstandsbeschaltung V = Spannungsbeschaltung

X = Widerstands- und Spannungsbeschaltung

Examples

=

V(BR)CES

=

V(BR)DSS

=

ICEV

=

IDSV

Third letter S= R= V= X=

Breakdown voltage between collector and emitter connections with shorted gate-emitter connection.

Breakdown voltage between drain and source connections with shorted gate-source connection.

Current in collector-emitter direction with voltage connected across the gate-emitter connection.

Current in drain-source direction with voltage connected across the gate-source connection.

Shorted Resistive connection Voltage connection Resistive and voltage connection

2 Grenzwerte

Die in den Datenblättern angegebenen Grenzwerte sind absolute Werte. Wird einer dieser Grenzwerte überschritten, so kann das zur Zerstörung des Halbleiters führen, auch wenn nicht alle anderen Grenzwerte ausgenutzt werden. Wenn nicht anders angegeben, gelten die Werte bei einer Temperatur von 25°C.

2.1 Kollektor-Emitter-Spannung

VCE

Maximal zulässiger Wert der Spannung zwischen den Kollektor-Emitter-Anschlüssen bei kurzgeschlossener Gate-Emitter-Strecke.

2.2 Kollektor-Gate-Spannung

VCGR

Maximal zulässiger Wert der Spannung zwischen dem Kollektor- und dem Gate-Anschluss bei Überbrückung der GateEmitter-Anschlüsse mit einem vorgegebenen Widerstand.

2.3 Drain-Source-Spannung VDS

Maximal zulässiger Wert der Spannung zwischen den Drain-Source-Anschlüssen bei kurzgeschlossener Gate-Source. Ausgenommen sind Spannungsspitzen bei avalanchefesten Transistoren.

2.4 Kollektor-Gleichstrom IC

Maximal zulässiger Wert des Gleichstroms über den Kollektor-Anschluss.

2 Maximum Ratings

The maximum ratings presented in the data sheets are absolute values. If one of these maximum ratings is exceeded, it may result in breakdown of the semiconductor, even if the other maximum ratings are not all used to their limits. Unless specified to the contrary, the values apply at a temperature of 25°C.

2.1 Collector-Emitter Voltage

VCE

The maximum permissible value of the voltage across the collector-emitter connections with shorted Gate and Emitter.

2.2 Collector-Gate Voltage

VCGR

The maximum permissible value of the voltage across the collector and gate connections when the gate-emitter connections are bridged by a specified resistance.

2.3 Drain-Source Voltage VDS

The maximum permissible value of the voltage across the drain-source connections with shorted Gate and Source. Glitches relating to avalanche-resistant transistors are excluded.

2.4 DC Collector Current IC

The maximum permissible value of the direct current across the collector connection.

2.5 Drain-Gleichstrom ID

Maximal zulässiger Wert des Gleichstroms über den Drain-Anschluss.

2.6 Kollektor-Strom, gepulst ICpuls

Maximal zulässiger Scheitelwert des Stroms über den Kollektor-Anschluss bei Pulsbetrieb. Die Pulsbreite und das Puls-Pausenverhältnis ist aus dem Diagramm "Zulässiger Betriebsbereich" zu entnehmen.

2.7 Drain-Strom, gepulst IDpuls

Maximal zulässiger Scheitelwert des Stroms über den Drain-Anschluss bei Pulsbetrieb. Die Pulsbreite und das Puls-Pausenverhältnis ist aus dem Diagramm "Zulässiger Betriebsbereich" zu entnehmen. Für Einzelpulse bei maximaler Aufsteuerung des Transistors sind höhere Werte zulässig. Werte auf Anfrage.

2.8 Gate-Emitter-Spannung VGE

Maximal zulässiger Wert der Spannung zwischen den Gate-Emitter-Anschlüssen.

2.9 Gate-Source-Spannung VGS

Maximal zulässiger Wert der Spannung zwischen den Gate-Source-Anschlüssen.

2.5 DC Drain Current ID

The maximum permissible value of the direct current across the drain connection.

2.6 Collector Current, pulsed ICpuls

The maximum permissible crest value of the current across the collector connection in pulsed operation. The pulse width and pulse spacing can be taken from the "Safe Operating Area" diagram.

2.7 Drain Current, pulsed IDpuls

The maximum permissible crest value of the current across the drain connection in pulsed operation. The pulse width and pulse spacing can be taken from the "Safe Operating Area" diagram. Higher values are permissible for single pulses at maximum biasing of the transistor. Values supplied on request.

2.8 Gate-Emitter Voltage VGE

The maximum permissible value of the voltage across the gate-emitter connections.

2.9 Gate-Source Voltage VGS

The maximum permissible value of the voltage across the gate-source connections.

2.10 Inverse-Dioden Spannungsanstieg dv/dt

Maximal Wert des Spannung-Anstieg während der Rekombinationsphase der Inver-se-Diode.

2.11 Maximale Verlustleistung

Ptot

Der maximal zulässige Wert der Verlustleistung, die der Transistor abführen kann.

2.12 Betriebstemperaturbereich

TJ

Bereich der zulässigen Chiptemperatur, innerhalb dessen der Transistor dauernd betrieben werden darf.

2.13 Lagertemperaturbereich

Tstg

Temperaturbereich, innerhalb dessen der Transistor ohne elektrische Beanspruchung gelagert oder transportiert werden darf.

2.14 Avalanche-Energie, Einzelpuls EAS

Maximal zulässige Pulsenergie beim Auftreten einer einmaligen Sperrspannungs-Durchbruchbelastung. Die Parameter: ID, VDD, RGS, L und TJ sind spezifiziert.

2.15 Avalanche-Energie im Dauerbetrieb EAR

Maximal zulässige Sperrspannungs-Durchbruchenergie in Dauerbetrieb bei Einhaltung der maximal zulässigen Chiptemperatur.

2.10 Reverse Diode Voltage Rise dv/dt

Rate of rise of off-state voltage that is induced during reverse recovery period of the inverse diode.

2.11 Maximum Power Dissipation

Ptot

The maximum permissible power loss that can be dissipated by the transistor.

2.12 Operating Temperature Range

TJ

The range of the permissible chip temperature within which the transistor may be continuously operated.

2.13 Storage Temperature Range

Tstg

The temperature range within which the transistor may be stored or transported without electrical stressing.

2.14 Avalanche Energy, Single Pulse EAS

The maximum pulse-energy occurring with a unique reverse voltage breakdown load. The parameters ID, VDD, RGS, L and TJ are specified.

2.15 Avalanche Energy in Continuous Operation EAR

The maximum permissible reverse-voltage breakdown energy in continuous operation while observing the maximum permissible chip temperature.

2.16 Avalanche Drainstrom im Dauerbetrieb IAR

Maximal zulässiger Drainstrom-Scheitelwert bei periodischer Sperrspannungs-Durchbruchbelastung unter Einhaltung der maximal zulässigen Chiptemperatur.

2.17 Feuchteklasse

Die Angaben sind nach DIN 40040 spezifiziert.

2.18 Prüfklasse

Die Angaben sind nach DIN IEC 68-1 spezifiziert.

Maximum Ratings

2.16 Avalanche Drain Current in Continuous Operation IAR

The maximum permissible drain current crest value at repetitive reverse-voltage breakdown loading while observing the maximum permissible chip temperature.

2.17 Humidity Class

Details are specified in accordance with DIN 40040.

2.18 Test Class

Details are specified in accordance with DIN IEC 68-1.

3 Kennwerte

Die angegebenen Werte sind als Mittelwerte aufzufassen. In vielen Fällen werden sie durch Angabe des Streubereichs ergänzt.

3.1 Kollektor-Emitter-Durchbruchspannung V(BR)CES

Die Spannung zwischen den KollektorEmitter-Anschlüssen, gemessen bei spezifiziertem Kollektor-Strom und kurzgeschlossenen Gate-Emitter-Anschlüssen.

3.2 Drain-Source-Durchbruchspannung V(BR)DSS

Die Spannung zwischen den Drain-Source-Anschlüssen, gemessen bei spezifiziertem Drain-Strom und kurzgeschlossenen Gate-Source-Anschlüssen.

3.3 Gate-Schwellenspannung (Einsatzspannung)

VGE(th) Der Wert der Gate-Emitter-Spannung, gemessen bei spezifiziertem Kollektor-Strom und spezifizierter Kollektor-Emitter-Spannung.

VGS(th) Der Wert der Gate-Source-Spannung, gemessen bei spezifiziertem Drain-Strom und spezifizierter Drain-Source-Spannung.

3.4 Kollektor-Reststrom ICES

Der Wert des Kollektor-Stroms bei einer spezifizierten Kollektor-Emitter-Spannung und kurzgeschlossenen Gate-Emitter-Anschlüssen. Angegeben werden Werte bei 25°C und einer spezifizierten höheren Chiptemperatur.

3 Characteristics

Specified values should be regarded as average values. In many cases the variation range is given as well.

3.1 Collector-Emitter Breakdown Voltage V(BR)CES

The voltage across the collector-emitter connections measured at the specified collector current and shorted gate-emitter connections.

3.2 Drain-Source Breakdown Voltage V(BR)DSS

The voltage across the drain-source connections measured at the specified drain current and shorted gate-source connections.

3.3 Gate Threshold Voltage

VGE(th) The value of the gate-emitter voltage measured at the specified collector current and the specified collector-emitter voltage.

VGS(th) The value of the gate-source voltage measured at the specified drain current and the specified drain-source voltage.

3.4 Collector Cutoff Current ICES

The value of the collector current at a specified collector-emitter voltage and shorted gate-emitter connections. The details shown are values at 25°C and a specified, higher chip temperature.

3.5 Drain-Reststrom IDSS

Der Wert des Drain-Stroms bei einer spezifizierten Drain-Source-Spannung und kurzgeschlossenen Gate-Source-Anschlüssen. Angegeben werden Werte bei 25°C und einer spezifizierten höheren Chiptemperatur. Der typ. Sperrstrom IDSS kann flächenproportional skaliert werden und ist bis zu 80% der Nennsperrspannung vernachlässigbar spannungsabhängig.

Eine typ. Abhängigkeit von der Temperatur TJ zeigt Bild 1 :

3.5 Drain Cutoff Current IDSS

The value of the drain current at a specified drain-source voltage and shorted gate-source connections. The details shown are values at 25°C and a specified, higher chip temperature.

The typical reverse current IDSS can be scaled in proportion to the area and is negligibly voltage-dependent up to 80% of the nominal reverse current.

A typical dependency of the temperature TJ is shown in Figure 1:

Bild 1 Figure 1
Typ. Verlauf für ein ca. 6 mm2 Chip Typ. curve for an approx. 6 mm2 chip
Einfache analytische Berechnungsformel: A simple analytical calculation:
IDSSwarm = IDSSkalt x 2.72 ^(deltaT/10) IDSSwarm = IDSSkalt x 2.72 ^(deltaT/10)
3.6 Gate-Emitter-Leckstrom

IGES

Der Wert des Gate-Leckstroms bei einer spezifizierten Gate-Emitter-Spannung und kurzgeschlossenen Kollektor-Emitter-Anschlüssen.

3.7 Gate-Source-Leckstrom

IGSS

Der Wert des Gate-Leckstroms bei einer spezifizierten Gate-Source-Spannung und kurzgeschlossenen Drain-Source-Anschlüssen.

3.8 Drain-Source-Einschaltwiderstand RDS(on)

Der Wert des Widerstandes zwischen dem Drain- und Source-Anschluss bei spezifizierten Werten der Gate-Source-Spannung und des Drain-Stroms.

3.9 Übertragungssteilheit gfs

Quotient aus der Änderung des Kollektor-Stroms und der Gate-Emitter-Spannung und spezifiziertem Kollektorstrom.

3.10 Eingangskapazität Ciss

Die Kapazität, gemessen zwischen dem Gate- und Emitter-Anschluss bei für Wechselspannung kurzgeschlossenen Kollektor-Emitter-Anschlüssen. Die Werte der Gleichspannung zwischen den Gate-Emitter- und den Kollektor-Emitter-Anschlüssen sowie die Messfrequenz sind spezifiziert.

Characteristics

3.6 Gate-Emitter Leakage Current

IGES

The value of the gate leakage current at a specified gate-emitter voltage and shorted collector-emitter connections.

3.7 Gate-Source Leakage Current

IGSS

The value of the gate leakage current at a specified gate-source voltage and shorted drain-source connections.

3.8 Drain-Source On Resistance RDS(on)

The value of the resistance across the drain and source connections at specified values of the gate-source voltage and the drain current.

3.9 Transconductance gfs

Quotient from the variation in collector current and gate-emitter voltage and the specified collector current.

3.10 Input Capacitance Ciss

The capacitance measured across the gate and emitter connections with collector-emitter connections shorted for AC voltage. The values of the DC voltage across the gate-emitter and collector-emitter connections are specified together with the test frequency.

3.11 Ausgangskapazität Coss

Die Kapazität, gemessen zwischen dem Kollektor- und Emitter-Anschluss bei für Wechselspannung kurzgeschlossenen Gate-Emitter-Anschlüssen. Die Werte der Gleichspannung zwischen den Gate-Emitter- und den Kollektor-Emitter-Anschlüssen sowie die Messfrequenz sind spezifiziert.

3.12 Rückwirkkapazität

Crss

Die Kapazität, gemessen zwischen dem Kollektor- und dem Gate-Anschluss bei Verbinden des Emitter-Anschlusses mit dem Schutzschirm der Messbrücke (dreipolig). Die Werte der Gleichspannung zwischen den Gate-Emitter- und den Kollektor-Emitter-Anschlüssen sowie die Messfrequenz sind spezifiziert.

3.13 Einschaltzeit ton = td(on) + tr

Summe aus Einschaltverzögerungszeit td(on), gemessen zwischen dem 10%-Wert der Gate-Source-Spannung und dem 90%-Wert der Drain-Source-Spannung und der Anstiegszeit t, gemessen zwi

r

schen dem 90%-Wert und dem 10%-Wert von Drain-Source-Spannung oder -Strom. Schaltung und Parameter sind spezifiziert.

3.14 Ausschaltzeit toff = td(off) + tf

Summe aus Ausschaltverzögerungszeit td(off), gemessen zwischen dem 90%-Wert der Gate-Source-Spannung und dem 10%-Wert der Drain-Source-Spannung und der Fallzeit tf, gemessen zwischen dem 10%-Wert und dem 90%-Wert von Drain-Source-Spannung oder -Strom. Schaltung und Parameter sind spezifiziert.

3.11 Output Capacitance Coss

The capacitance measured across the collector and emitter connections with gate-emitter connections shorted for AC voltage. The values of the DC voltage across the gate-emitter and collector-emitter connections are specified together with the test frequency.

3.12 Reverse Transfer Capacitance

Crss

The capacitance measured across the collector and gate connections, the emitter connection being connected to the protective screen of the bridge (three-pole). The values of the DC voltage across the gate-emitter and collector-emitter connections are specified together with the test frequency.

3.13 Turn-On Time ton = td(on) + tr

Sum of the turn-on delay time td(on) measured between the 10% value of the gate-source voltage and the 90% value of the drain-source voltage and the rise time t

r

measured between the 90% value and the 10% value of the drain-source voltage or current. The circuit and parameters are specified.

3.14 Turn-Off Time toff = td(off) + tf

Sum of the turn-off delay time td(off) measured between the 90% value of the gate-source voltage and the 10% value of the drain-source voltage and the fall time tf measured between the 10% value and the 90% value of the drain-source voltage or current. The circuit and parameters are specified.

Bild 2 Figure 2
Definition der Schaltzeit Definition of Switching Time
Explanation 23 V1.0, 2002-04
3.15 Inversdioden Gleichstrom IS

Maximal zulässiger Durchlassgleichstrom der Inversdioden bei spezifizierter Gehäusetemperatur TC bzw. Umgebungstemperatur TA.

3.16 Inversdioden Gleichstrom, gepulst ISM

Maximal zulässiger Scheitelwert des Stroms der Inversdiode bei Pulsbetrieb. Die Gehäusetemperatur bzw. die Umgebungstemperatur ist angegeben. Das PulsPausen-Verhältnis entspricht dem des Transistorpulsstroms.

3.17 Durchlassspannung VSD

Typischer Wert und obere Streugrenze der im Durchlasszustand zwischen Source und Drain liegenden Spannung. Der Durchlassstrom IF, die Spannung VGS und die Chiptemperatur TJ sind spezifiziert.

3.18 Gate Ladung QG

Die benötigte Ladung, um die Gate-Source Spannung von null auf einen definierten Wert zu heben.

3.19 Gate-Source Ladung QGS

Die benötigte Ladung, um die Gate-Source Spannung von null auf die Miller Plateau Spannung zu heben.

3.20 Gate-Drain Ladung QGD

Die benötigte Ladung, um das Miller Plateau zu durchlaufen.

3.15 Inverse Diode Continuous Forward Current IS

The maximum permissible forward current of the inverse diode at the specified case temperature TC or ambient temperature TA.

3.16 Inverse Diode Direct Current, Pulsed ISM

The maximum permissible crest value of the inverse diode current in pulsed operation. The case temperature or the ambient temperature is presented. The pulse spacing is that of the transistor pulse current.

3.17 Forward Voltage VSD

A typical value and upper limit of scattering of the voltage at ON state across the source and the drain. The forward current IF, the voltage VGS and the chip temperature TJ are specified.

3.18 Gate Charge QG

The charge that required to raise the gate-source voltage from zero to a specified value.

3.19 Gate-Source Charge QGS

The charge that required to raise the gate-source voltage from zero to the Miller plateau voltage.

3.20 Gate-Drain Charge QGD

The charge that required to pass the Miller plateau voltage.

3.21 Sperrverzögerungszeit trr und Sperrverzögerungsladung Qrr

Angegeben ist jeweils der typische Wert und der maximale Wert für die im Datenblatt spezifizierten Mess- und Nebenbedingungen (siehe Bild 3 nach DIN IEC 747 T2).

3.22 Thermische Kapazität Cth1

Thermische Kapazität im thermischen Ersatzschaltbild.

3.23 Thermische Widerstand Rth1

Wärmewiderstand im thermischen Ersatzschaltbild.

3.24 Wärmewiderstand Chip-Gehäuse RthJC oder Chip-Umgebung RthJA

Quotient aus der Differenz zwischen der Chip- und der Bezugstemperatur am Gehäuse, oder der Umgebung einerseits und der abgeführten Verlustleistung andererseits, bei thermischem Gleichgewicht.

3.25 Interner Gate Widerstand RG

Der interne Gate Widerstand des Bauelements.

3.26 Maximale Steilheit der Rückstromspitze dirr/dt

Die maximale Steilheit der Stromes während der Rekombinationsphase.

3.21 Reverse Recovery Time trr and Recovered Charge Qrr

A typical and a max. value is presented in each case for the test and secondary conditions specified on the data sheet (refer to Figure 3 conforming with DIN IEC 747 T2).

3.22 Thermal Capacitance Cth1

Thermal capacitance in equivalent network

3.23 Thermal Resistance Rth1

Thermal resistance in equivalent network

3.24 Chip to Case Thermal Resistance RthJC or Chip to Ambient Air RthJA

Quotient from the difference between the chip temperature and the reference temperature at the case or ambient air on the one hand and the dissipated power on the other, at thermal equilibrium.

3.25 Internal Gate Resistance RG

The internal Gate resistance of the device.

3.26 Peak Rate of fall of Reverse Recovery Current dirr/dt

Maximum fall of current during reverse recovery.

Bild 3 Sperrverzögerungszeit trr, Sperrverzögerungsladung Qrr und Rückstromspitze IRRM

3.27 Effektive Ausgangkapazität, Energiebezogen Co(er)

Co(er) ist die konstante Kapazität gleich der gespeicherte Energie in C bei einer VDS

oss

Steigerung von 0 auf 80% VDSS.

3.28 Effektive Ausgangkapazität, Zeitbezogen Co(tr)

Co(tr) ist die konstante Kapazität gleich der Ladungszeit von C bei einer VDS Steige

oss

rung von 0 auf 80% VDSS.

Figure 3 Reverse recovery time trr, recovered charge Qrr and peak return current IRRM

3.27 Effective Output Capacitance Energy Related Co(er)

Co(er) is a fixed capacitance that gives the same stored energy as C while VDS is

oss

rising from 0 to 80% VDSS.

3.28 Effective Output Capacitance Time Related Co(tr)

Co(tr) is a fixed capacitance that gives the same charging time as C while VDS is

oss

rising from 0 to 80% VDSS.

3.29 Miller Plateau Spannung am Gate Vplateau

Vplateau stellt sich während der Umladung der GD-Kapazität ein. Während dieser Zeit ist VGS konstant.

3.30 Drain-Source-Avalanche Durchbruchspannung V(BR)DS

Typischer Wert, bei dem der Transistor bei Überspannung in den Avalanche-Mode geht.

3.31 Maximale Löttemperatur Tsold

Die maximal zulässige Löttemperatur an den Anschlüssen des Bauelementes bei einem spezifizierten Abstand vom Gehäuse und für eine spezifizierte Zeit. (sie Kapitel Montage- und Löthinweise)

Characteristics

3.29 Gate Plateau (Miller) Voltage

Vplateau

Vplateau will be adjusted during reload of Gate-Drain capacity. During this time VGS is constant.

3.30 Drain-Source Avalanche Breakdown Voltage V(BR)DS

Typical overvoltage breakdown voltage.

3.31 Maximum Soldering Temperature Tsold

The maximum permissible soldering temperature at the connections of the semiconductor, at a specified spacing from the package and for a specified time.

4 Diagramme

4.1 Verlustleistung Ptot = f (T)

Angegeben ist die maximal zulässige Verlustleistung, abhängig von der Gehäusetemperatur TC bzw. Umgebungstemperatur TA.

4.2 Typische Ausgangscharakteristik

IC = f (VCE)

Aufgetragen ist die typische Abhängigkeit des Kollektor-Stroms IC von der KollektorEmitter-Spannung VCE bei vorgegebener Gate-Emitter-Spannung VGE. Chiptemperatur TJ und Pulsbreite sind spezifiziert.

ID = f (VDS)

Aufgetragen ist die typische Abhängigkeit des Drain-Stroms ID von der Drain-Source-Spannung VDS bei vorgegebener GateSource-Spannung VGS. Chiptemperatur TJ und Pulsbreite sind spezifiziert.

4.3 Zulässiger Betriebsbereich

IC = f (VCE), (SOA-Diagramm)

Dargestellt ist der maximal zulässige Kollektor-Strom IC abhängig von der Kollektor-Emitter-Spannung VCE für Belastung mit Dauergleichstrom und mit Impulsen unterschiedlicher Breite bei spezifiziertem Puls-Pausen-Verhältnis. Die maximal zulässige Gehäusetemperatur ist spezifiziert. Innerhalb dieses Bereiches sind alle Werte von IC und VCE erlaubt, wenn der Transistor dabei thermisch nicht überlastet wird.

4 Diagrams

4.1 Power Dissipation Ptot = f (T)

The maximum permissible power dissipation is presented as a function of case temperature TC or ambient temperature TA.

4.2 Typical Output Characteristic

IC = f (VCE)

A plot is made of the typical dependence of the collector current IC on the collector-emitter voltage VCE at a given gate-emitter voltage VGE. The chip temperature TJ and pulse width are specified.

ID = f (VDS)

A plot is made of the typical dependence of the drain current ID on the drain-source voltage VDS at a given gate-source voltage VGS. The chip temperature TJ and pulse width are specified.

4.3 Safe Operating Area

IC = f (VCE), (SOA Diagram)

The maximum permissible collector current IC is shown as a function of the collector-emitter voltage VCE for loading with continuous direct current and with pulses of varying width at the specified pulse duty factor. The maximum permissible case temperature is specified. All values of IC and VCE are allowed within this operating area if the transistor is not thermally overloaded as a result.

ID = f (VDS), (SOA-Diagramm)

Dargestellt ist der maximal zulässige Drain-Strom ID abhängig von der DrainSource-Spannung VDS für Belastung mit Dauergleichstrom und mit Impulsen unterschiedlicher Breite bei spezifiziertem PulsPausen-Verhältnis. Die maximal zulässige Gehäusetemperatur ist spezifiziert. Innerhalb dieses Bereiches sind alle Werte von ID und VDS erlaubt, wenn der Transistor dabei thermisch nicht überlastet wird.

4.4 Typische Übertragungscharakteristik

IC = f (VCE)

Das Diagramm zeigt die typische Abhängigkeit des Kollektorstromes IC von der Gate-Emitter-Spannung VGE, wobei die Chiptemperatur TJ, die Pulsbreite und die Kollektor-Emitter-Spannung spezifi-

VCE

ziert sind.

ID = f (VGS)

Das Diagramm zeigt die typische Abhängigkeit des Drainstromes ID von der GateSource-Spannung VGS, wobei die Chiptemperatur TJ, die Pulsbreite und die DrainSource-Spannung VDS spezifiziert sind.

4.5 Typischer Drain-Source Widerstand RDS(on) = f (ID)

Aufgetragen ist der typische Einschaltwiderstand RDS(on) in Abhängigkeit vom Drainstrom ID bei TJ =25°C und unterschiedlichen Gate-Source-Spannungen.

ID = f (VDS), (SOA Diagram)

The maximum permissible drain current ID is shown as a function of the drain-source voltage VDS for loading with continuous direct current and with pulses of varying width at the specified pulse duty factor. The maximum permissible case temperature is specified. All values of ID and VDS are allowed within this operating area if the transistor is not thermally overloaded as a result.

4.4 Typical Transfer Characteristic

IC = f (VCE)

The diagram shows the typical dependence of the collector current IC on the gate-emitter voltage VGE; the chip temperature TJ, the pulse width and the collector-emitter voltage VCE are specified.

ID = f (VGS)

The diagram shows the typical dependence of the drain current ID on the gate-source voltage VGS; the chip temperature TJ, the pulse width and the drain-source voltage VDS are specified.

4.5 Typical Drain-Source On State Resistance RDS(on) = f (ID)

A plot is made of the typical turn-on resistance RDS(on) as a function of the drain current ID at TJ =25°C and different gate-source voltages.

4.6 Drain-Source Widerstand RDS(on) = f (TJ)

Dargestellt ist der Einschaltwiderstand in Abhängigkeit von der Chiptemperatur über den zulässigen Betriebsbereich, bei spezifiziertem Drainstrom ID und Gate-Spannung VGS. Die 98%-Kurven stellen keine garantierten Grenzen dar, sondern nur Erfahrungswerte.

Die Temperaturabhängigkeit des Einschaltwiderstandes ist hauptsächlich abhängig von der Nennsperrspannung des Transistors, sie ist bei 50-V-Typen flacher als bei 1000-V-Typen und erklärbar durch die unterschiedliche Dotierung des Silizium-Grundmaterials.

4.6.1 N-Kanal Transistoren

Der Einschaltwiderstand bei Erwärmung kann nach folgender Formel berechnet werden:

Diagrams

4.6 Drain-Source On State Resistance RDS(on) = f (TJ)

Turn-on resistance is shown as a function of chip temperature over the safe operating area at a specified drain current ID and gate voltage VGS. The 98% curves do not represent guaranteed limits but are merely empirical values.

The temperature dependence of the turn-on resistance depends primarily on the rated reverse voltage of the transistor; its slope is flatter for 50 V types than for 1000 V types and can be explained by the different doping of the silicon basic material.

4.6.1 N-Channel Transistors

Turn-on resistance during heating may be calculated from the following formula:

(T2 - T1)

α

RDS onT2 = RDS onT1 ×1 + ----------

()()

100

α= 0.8

4.7 Drain-Source-

Durchbruchspannung V(BR)DSS = f (TJ)

Angegeben ist die typ. Abhängigkeit der Drain-Source-Durchbruchspannung von zulässigen Betriebstemperaturbereich.

Diagrams

4.7 Drain-Source

Breakdown Voltage V(BR)DSS = f (TJ)

The typical dependency of the drain-source breakdown voltage on the chip temperature above the permissible operating temperature range is specified.

SIL00028

1.20

-60 -40 -20 0 20 40 60 80 100 120 ˚C 150

Bild 4 Normierter Temperaturverlauf Drain-Source-Durchbruchspannung

4.8 Gate-Schwellenspannung VGS(th) = f (TJ)

Das Diagramm zeigt die Abhängigkeit des Streubereiches der Gate-Schwellenspannung VGS(th) von der Chiptemperatur TJ bei folgenden Parametern: VDS = VGS und ID.

Figure 4 Normalized temperature march of the drain-source breakdown voltage

4.8 Gate Threshold Voltage VGS(th) = f (TJ)

The diagram shows the dependence of the variation range of the gate threshold voltage VGS(th) on the chip temperature TJ for the following parameters: VDS = VGS and ID.

4.9 Typische Kapazitäten

C = f (VCE)

Dargestellt sind die typischen Kennlinien der Eingangskapazität Ciss, Ausgangskapazität C und Rückwirkungskapazität

oss

C in Abhängigkeit von der Kollektor

rss

Emitter-Spannung VCE bei einer Frequenz f = 1 MHz und einer Gate-Emitter-Spannung VGE = 0 V.

C = f (VDS)

Dargestellt sind die typischen Kennlinien der Eingangskapazität Ciss, Ausgangskapazität C und Rückwirkungskapazität

oss

Crss in Abhängigkeit von der Drain-Source-Spannung VDS bei einer Frequenz f = 1 MHz und einer Gate-Source-Spannung VGS = 0 V.

4.10 Typische und maximale Durchlasskennlinie der Inverse-Diode

IF = f (VF)

Dargestellt ist die Abhängigkeit des gepulsten Dioden-Gleichstroms IF von der Dioden-Durchlassspannung VF. Die Pulsbreite t und die Chiptemperatur TJ sind

p

spezifiziert.

ISM = f (VSD)

Dargestellt ist die Abhängigkeit des gepulsten Inversdioden-Gleichstroms ISM von der Inversdioden-Durchlassspannung VSD. Die Pulsbreite t und die Chiptempe

p

ratur TJ sind spezifiziert.

4.9 Typical Capacitances

C = f (VCE)

The typical characteristics of the input capacitance Ciss, the output capacitance C

oss

and the reverse transfer capacitance C

rss

are shown as a function of the collector-emitter voltage VCE at a frequency f = 1 MHz and a gate-emitter voltage VGE =0V.

C = f (VDS)

The typical characteristics of the input capacitance Ciss, the output capacitance C

oss

and the reverse transfer capacitance C

rss

are shown as a function of the drain-source voltage VDS at a frequency f = 1 MHz and a gate-source voltage VGS =0 V.

4.10 Typical and Maximum Forward Characteristic of Inverse Diode

IF = f (VF)

The dependence is shown of the diode direct current IF on the diode forward voltage VF. The pulse width t and the chip temper-

p

ature TJ are specified.

ISM = f (VSD)

The dependence is shown of the pulsed inverse diode direct current ISM on the inverse diode forward voltage VSD. The pulse width tp and the chip temperature TJ are specified.

4.11 Kollektorstrom IC = f (T)

Gezeigt wird der maximal zulässige Kollektorgleichstrom in Abhängigkeit von der Gehäusetemperatur TC bzw. Umgebungstemperatur TA bei durchgeschaltetem Transistor, d.h. bei VGE x 15 V.

4.12 Drainstrom ID = f (T)

Gezeigt wird der maximal zulässige Draingleichstrom in Abhängigkeit von der Gehäusetemperatur TC bzw. Umgebungstemperatur TA bei durchgeschaltetem Transistor.

4.13 Avalanche Energie EAS = f (TJ)

Das Diagramm zeigt den Verlauf der maximalen Einzelpuls-Avalanche-Energie EAS in Abhängigkeit der Chiptemperatur bei Nennstrom und spezifizierter Versorgungsspannung VDD.

4.14 Transienter Wärmewiderstand ZthJC = f (tp)

Das Diagramm zeigt den Verlauf des transienten Wärmewiderstandes ZthJC bei spezifiziertem Tastverhältnis D = t/T in Ab-

p

hängigkeit von der Belastungszeit tp (Pulsbreite).

Diagrams

4.11 Collector Current IC = f (T)

The maximum permissible DC collector current is shown as a function of the case temperature TC or ambient temperature TA for a through-connected transistor, i.e. at VGE x 15 V.

4.12 Drain Current ID = f (T)

The maximum permissible DC drain current is shown as a function of the case temperature TC or ambient temperature TA for a through-connected transistor.

4.13 Avalanche Energy EAS = f (TJ)

The diagram shows the variation of the maximum single-pulse avalanche energy as a function of chip temperature at

EAS

rated current and the specified supply voltage VDD.

4.14 Transient Thermal Impedance ZthJC = f (tp)

The diagram shows the variation of the transient thermal resistance ZthJC for the specified pulse duty factor D = t/T as a

p

function of the loading time tp (pulse width).

4.15 Typische Gate Ladung VGS = t (QG)

Das Diagramm zeigt den typischen Verlauf der erforderlichen Gate-Ladung bei gegebener Gate-Source- und Drain-Source-Spannung, um einen SIPMOS Transistor mit dem spezifizierten Strom einzuschalten.

Die Gate-Ladung setzt sich zusammen aus der Ladung QGS, die benötigt wird, um die Gate-Source-Kapazität CGS aufzuladen. Während dieser Phase – nach Erreichen der Gate-Schwellenspannung VGS(th) – steigt der Drainstrom auf seinen spezifizierten Wert an, und die Drain-Source-Spannung sinkt anschließend ab. Bis jedoch diese Spannung VDS auf ihren eigentlichen Restwert abgesunken ist, muss die Gate-Drain-Kapazität (Millerkapazität) entladen werden. Dieser Ladungsanteil ist als Gate-Drain-Ladung QGD definiert.

Die Ladung QG= QGS + QGD reicht noch nicht aus, den Transistor voll einzuschalten, da die Restspannung bzw. der DrainSource-Einschaltwiderstand noch nicht minimiert ist. Erst bei einer Ladung entsprechend einer Gate-Source-Spannung von VGS = 10 V wird der Einschaltwiderstand und damit die statischen Verluste optimiert. Diese Gesamtladung QGtot ist von der zu schaltenden Drain-Source-Spannung abhängig, die Höhe des zu schaltenden Drainstroms hat auf die notwendige Gesamtladung nur geringen Einfluss.

Das Diagramm wurde messtechnisch nach dem Prinzipschaltbild 13 mit einem Konstant-Ladestrom ermittelt. Das gibt dem Anwender die Möglichkeit, nach Q = i × t den Ladestrom oder die Einschaltzeit entsprechend den Anforderungen einzustellen bzw. eine Ansteuerschaltung entsprechend zu dimensionieren.

4.15 Typical Gate Charge VGS = t (QG)

The diagram shows the typical variation of the requisite gate charge at the given gate-source and drain-source voltages for turning on a SIPMOS transistor with the specified current.

The gate charge comprises the charge QGS, which is required for charging the gate-source capacitance CGS. During this phase, after the gate threshold voltage VGS(th) has been reached, the drain current rises to its specified value, and the drain-source voltage then falls. But until this voltage VDS has fallen to its actual residual value, the gate-drain capacitance (Miller capacitance) has to be discharged. This charge component is defined as the gate-drain charge QGD.

The charge QG is not suffi

= QGS + QGDcient fully to turn on the transistor since the residual voltage and the drain-source turn-on resistance have not yet been minimized. Only with a charge corresponding to a gate-source voltage of VGS= 10 V are turn-on resistance, and thus static losses, optimized. This whole charge QGtot depends on the drain-source voltage that has to be switched; the magnitude of the drain current that has to be switched has little influence on the requisite overall charge.

The diagram was determined by measurement in keeping with the basic circuit diagram 13 with a constant charging current. This makes it possible for the user to adjust the charging current or turn-on time according to Q = i × t, depending on the requirements, and to dimension his drive circuit accordingly.

Beispiel

Ein Schaltnetzteil soll mit einem SPP11N60C3 Transistor mit 100 kHz getaktet werden.

Gegeben: Gesucht:

  • Spannung • Steuerstrom ISteuer VDS = 650 V

     

  • Einschaltzeit • Steuerleistung ton = 15 ns PSteuer

     

  • Frequenz f = 100 kHz

     

  • Drainstrom IDpuls = 33 A

     

  • Steuerspannung VGS = 10 V

     

1. Rechnung: Steuerstrom Diagrams

Example

A switched-mode power supply is to be switched with a SPP11N60C3 transistor at 100 kHz:

Given: Sought:
• Voltage • Drive current ISteuer
VDS = 650 V  
• Turn-on time • Drive power PSteuer
ton = 15 ns  
• Frequency  
f = 100 kHz  
• Drain current  
IDpuls = 33 A  
• Drive Voltage  
VGS = 10 V

Calculation 1: Drive Current

QGtot =45 nC ISteuer =45 nC / 15 ns = 3 A

Die Ansteuerung muss mindestens für The drive circuit must be designed for at
ISteuer = 3 A ausgelegt sein. least ISteuer = 3 A.
2. Rechnung: Steuerleistung Calculation 2: Drive Power

PSteuer = QGtot × VGS × f = 45 nC × 10 V × 100 kHz PSteuer = 45 mW

Für den Einschaltvorgang beträgt dann die The average Drive power for turn-on is mittlere Steuerleistung PSteuer = 45 mW. then PSteuer = 45 mW.

Bild 5 Typische Gate Ladung VGS = f (QG)

(Beispiel: SPP11N60C3, Parameter: IDpuls = 33 A)

4.16 Typische Schaltzeiten t = f (ID), f (RG)

Dies Diagramm zeigt die Abhängigkeit der Schaltzeiten (td(off), td(on), tr, tf) vom Drain Strom oder dem Gate Widerstand.

4.17 Typische Schaltverluste E = f (ID), f (RG)

Die Diagramme stellen die Abhängigkeit der Schaltenergien vom Drainstrom bzw. vom Gatewiderstand dar. E beinhaltet

on

die Kommutierungsverluste der SDT06S60Siliziumcarbit-Diode. Das Diagramm hilft bei der Bestimmung der Schaltverluste und variieren unter anderen Messbedingungen.

Figure 5 Typical Gate Charge VGS = f (QG)

(example: SPP11N60C3, parameter: IDpuls = 33 A)

4.16 Typical Switching Time t = f (ID), f (RG)

The diagram shows the dependence of switching time (td(off), td(on), tr, tf) on drain current resp. gate resistance.

4.17 Typical Switching Losses E = f (ID), f (RG)

The diagram shows the dependence of switching energy on drain current resp. gate resistor. E includes the commuta

on

tion losses of SDT06S60-silicon-carbit-diode. The diagram helps to specify the switching losses and various under other measurement conditions.

4.18 Typische Drain Stromsteilheit di/dt = f (RG)

Dies Diagramm zeigt die Abhängigkeit der Stromsteilheit während des Ein- und Ausschalten vom Gate Widerstand.

4.19 Typische Drain-Source Spannungssteilheit dv/dt = f (RG)

Dies Diagramm zeigt die Abhängigkeit der Drain-Source Spannungssteilheit während des Ein- und Ausschalten vom Gate Widerstand.

4.20 Avalanche SOA IAR = f (tAR)

Dargestellt wird die Abhängigkeit des periodischen Avalanchestroms über der Avalanchezeit. Der Betrieb des Transistors in der Applikation unterhalb der Kurve ist ohne Probleme unter Berücksichtigung der max. Junction-Temperatur im periodischen Avalanche-Mode möglich.

4.21 Periodische Avalanche Leistung PAR = f (f)

Aufgetragen ist die periodische Avalanche Leistung in Abhängigkeit der Frequenz mit vorgegebener periodischer Avalanche Energie. PAR = f x EAR

4.22 Typische in C gespeicherte

oss

Energie EOSS = f (VDS)

Das Diagramm zeigt die Abhängigkeit der gespeicherten Energie in der Ausgangskapazität über der Drain-Source-Spannung. Es erleichtert die Bestimmung der Verluste hervorgerufen durch die Ausgangskapazität.

Diagrams

4.18 Typical Drain Current Slope di/dt = f (RG)

The diagram shows the dependence of the current slope during turn on and turn off on the gate resistance.

4.19 Typical Drain-Source Voltage Slope dv/dt = f (RG)

The diagram shows the dependence of the drain source voltage slope during turn on and turn off on the gate resistance.

4.20 Avalanche SOA IAR = f (tAR)

The dependence is shown of the pulsed avalanche current on the avalanche time. Operation of the transistor below the curve is under consideration of max. junction temperature in pulsed avalanche much trouble-free possible.

4.21 Avalanche Power Losses PAR = f (f)

Periodic avalanche power is shown as a function of frequency with default periodic avalanche energy.

PAR = f x EAR

4.22 Typical C Stored Energy

oss EOSS = f (VDS)

The diagram shows the dependence of stored energy in outputcapacitance on drain-source-voltage. Helpful for the determination of losses caused by outputcapacitance.

5 Messschaltungen 5 Test Circuits (conforming with
  (entsprechend DIN IEC 747 T8)   DIN IEC 747 T8)
Die in den Datenblättern für die spezifizier- The temperature values presented in the
ten Parameter angegebenen Temperatur data sheets for the specified parameters
werte sind bei den jeweiligen Messungen must be observed in the measurements
einzuhalten. concerned.
5.1 Drain Strom ID, IDSS 5.1 Drain Current ID, IDSS
Bild 6 Prinzipschaltbild zum Messen des Drainstromes ID und des Drain-Reststromes IDSS

Der Widerstand R dient als Schutz. Die spezifizierte Gate-Source-Spannung VGS wird eingestellt. Ist VGS = 0 V spezifiziert, so muss die Gate-Source-Strecke kurzgeschlossen werden.

Figure 6 Basic circuit diagram for measuring the drain current ID and the drain cutoff current IDSS

The resistor R is used for protection. The specified gate-source voltage VGS is set. If VGS = 0 V is specified, the gate-source junction must be shorted.

5.2 Drain-Source-5.2 Drain-Source Einschaltwiderstand RDS(on) ON Resistance RDS(on)

Bild 7 Prinzipschaltbild zum Messen des Einschaltwiderstandes RDS(on)

Allgemein wird der Einschaltwiderstand RDS(on) im Bereich der Sättigung gemessen. Der Innenwiderstand des Voltmeters VDS muss wesentlich größer sein als der zu messende Einschaltwiderstand RDS(on).

5.3 Gate-Schwellenspannung

VGS(th) (Siehe Prinzipschaltbild 6 zum Messen des Drainstromes ID). Die Gate-Source-Spannung, betragsgleich Drain-Source-Spannung VDS, wird vom Wert Null ausgehend langsam erhöht, bis der spezifizierte Drain-Strom ID erreicht ist.

Figure 7 Basic circuit diagram for measuring the ON resistance RDS(on)

The ON resistance, RDS(on), is generally measured within the saturation range. The internal resistance of the voltmeter VDS must be considerably higher than the ON resistance to be measured, RDS(on).

5.3 Gate-Source Threshold Voltage VGS(th)

(Refer to the basic circuit diagram 6 for measuring the drain current ID). The gate-source voltage, equal in magnitude to the drain-source voltage VDS, is increased slowly, starting from zero, until the specified drain current ID is reached.

5.4 Gate-Source-Leckstrom IGSS 5.4 Gate-Source Current IGSS

Bild 8 Prinzipschaltbild zum Messen des Gate-Source-Leckstromes IGSS

R1 und R2 als Schutzwiderstände. R1 soll kleiner sein als VGS/100 × IGSS. V1 ist ein sehr empfindliches Voltmeter mit einem Innenwiderstand von mindestens 100 × R1. Der Leckstrom ist gegeben durch IGSS = V1/R1. Die Schaltung muss elektrostatisch abgeschirmt werden. Außerdem ist darauf zu achten, dass die Messung nicht durch Leckströme verfälscht wird, die eventuell durch die Schaltungsanordnung entstehen.

Figure 8 Basic circuit diagram for measuring the gate-source leakage current IGSS

R1 and R2 are used as protective resistors. R1 should be lower than VGS/100 × IGSS. V1 is a very sensitive voltmeter having an intrinsic resistance of at least 100 × R1. The leakage current is given by IGSS = V1/R1. The circuit must be electrostatically screened. In addition, care must be taken to ensure that the measurement is not falsified by leakage currents which might possibly occur on account of the circuit arrangement.

5.5 Transistor Schaltzeit 5.5 Transistor Switching Time

VDD

VGS RL

VOUT

D

Pulse generator

G

S

R i

50 Ω

SIL00033

Bild 9 Prinzipschaltbild für die Messung der Transistor-Ein- und Ausschaltzeit, Definition der Schaltzeit nach Bild 2

Die Schaltzeiten sind vor allem vom Gatewiderstand RGS, Innenwiderstand der Ansteuerung Ri (Pulsgenerator), Versorgungsspannung VDD, Lastwiderstand RL sowie der Steuerspannung VGS abhängig. Wegen messtechnischen und Vergleichsgründen wurde die oben skizzierte Einheitsschaltung verwendet.

Figure 9 Basic circuit diagram for measuring transistor turn-on and turn-off times, definition of switching time, as Figure 2

The switching times depend primarily on the gate resistance RGS, the intrinsic resistance of the drive Ri (pulse generator), the supply voltage VDD, the load resistance RL and the control voltage VGS. The standard circuit shown above was used for testing and for comparative reasons.

5.6 Eingangskapazität Ciss 5.6 Input Capacitance Ciss

Die Kapazitäten C1 und C2 müssen für die Messfrequenz einen ausreichenden Kurzschluss darstellen. Die Induktivität L soll die Gleichstromversorgung entkoppeln.

Figure 10 Basic circuit diagram for measuring input capacitance Ciss when using a bridge without the passage of direct current

Capacitors C1 and C2 must form an adequate short-circuit for the test frequency. Inductor L decouples the direct current supply.

5.7 Ausgangskapazität Coss 5.7 Output Capacitance Coss

Die Kapazitäten C1, C2 und C3 müssen für die Messfrequenz einen ausreichenden Kurzschluss darstellen. Die Induktivität L entkoppelt die Gleichstromversorgung.

Figure 11 Basic circuit diagram for measuring output capacitance Coss when using a bridge without the passage of direct current

Capacitors C1, C2 and C3 must form an adequate short-circuit for the test frequency. Inductor L decouples the direct current supply.

Test Circuits (conforming with DIN IEC 747 T8)
5.8 Rückwirkungskapazität 5.8 Reverse Transfer Capacitance
  Crss Crss
Die Kapazitäten C1 und C2 müssen für die Messfrequenz einen ausreichenden Kurzschluss bilden. Die Induktivitäten L1 und L2 sollen die Gleichstromversorgung entkoppeln.

Figure 12 Basic circuit diagram for measuring reverse transfer capacitance Crss when using a bridge without the passage of direct current

Capacitors C1 and C2 must form an adequate short-circuit for the test frequency. Inductors L1 and L2 decouple the direct current supply.

5.9 Gate-Ladung QG 5.9 Gate Charge QG

Bild 13 Figure 13
Prinzipschaltbild zum Messen der Basic circuit diagram for measuring the
Gate-Ladung QG gate charge QG

Infineon goes for Business Excellence

“Business excellence means intelligent approaches and clearly defined processes, which are both constantly under review and ultimately lead to good operating results.

Better operating results and business excellence mean less idleness and wastefulness for all of us, more professional success, more accurate information, a better overview and, thereby, less frustration and more satisfaction.”

Dr. Ulrich Schumacher

_____________________________________________________________________________________________________________________